规范

规佳VerilogHDL代码规范

一、特征规范 规则1:变量表达必须分离; 对于reg信号,尽可能的放在自己单独的always块中。除非其中变量 […]

, , ,