2025 年 3 月

一个aixs接口的uart ip。 各模块基本完成，通过正常仿真，异常未仿。 特性 结构 gjAxisUart […]

verilog实现的直方图量化算法。 14bit黑白红外图形，直方图量化8bit，用于显示。 太阳、火源干扰较

规佳SATA IP核接口定义说明 版本：v1.8.1 1 版本 版本：1.8.1 修改仿真文件，工程